licznik - dziś 1832 | miesięcznie: 22429 | ogólnie: 3300788
Menu
Aktualności
Wydawnictwo PAK
Miesięcznik MAM
Książki PAK
Konferencje PAK
Kalendarz imprez
Polityka prywatności
Kontakt
Wyszukiwarka
Artykuły
Cytowania
Konferencje
Aktualny numer miesięcznika MAM
Najnowsza książka Wydawnictwa PAK
Nowe książki Wydawnictwa PAK

 

Artykuł
MAM 2017 nr 06, s. 206-208
Hardware-Efficient Schemes of Quaternion Multiplying Units for 2D Discrete Quaternion Fourier Transform Processors (A Cariow, G Cariowa, M Chicheva)
Hardware-Efficient Schemes of Quaternion Multiplying Units for 2D Discrete Quaternion Fourier Transform Processors
Abstract (EN)
In this paper, we offer and discuss three efficient structural solutions for the hardware-oriented implementation of discrete quaternion Fourier transform basic operations with reduced implementation complexities. The first solution – a scheme for calculating sq product, the second solution – a scheme for calculating qt product, and the third solution – a scheme for calculating sqt product, where s is a so-called i -quaternion, t is an j - quaternion, and q – is an usual quaternion. The direct multiplication of two usual quaternions requires 16 real multiplications (or two-operand multipliers in the case of fully parallel hardware implementation) and 12 real additions (or binary adders). At the same time, our solutions allow to design the computation units, which consume only 6 multipliers plus 6 two input adders for implementation of sq or qt basic operations and 9 binary multipliers plus 6 two-input adders and 4 four-input adders for implementation of sqt basic operation.
Aktualności branżowe
Sklep internetowy
Czasopismo
Książki
Artykuły
Regulamin sklepu
kategorie
Koszyk
Zobacz [0]
Moje konto
Rejestracja
Wyszukiwanie produktów
Szukaj w sklepie
Zaloguj
Przypomnij hasło
Newsletter (Subskrypcja)
Konferencje PAK
Niepewność wyników pomiarów
 
 
Wortal branżowy:
© netkoncept.com
Na górę strony.
Ostatnia modyfikacja: 09-01-2018 22:25:18