licznik - dziś 199 | miesięcznie: 35427 | ogólnie: 4692262
Menu
Aktualności
Wydawnictwo PAK
Kwartalnik MAM
Książki PAK
Konferencje PAK
Kalendarz imprez
Polityka prywatności
Kontakt
Wyszukiwarka
Artykuły
Cytowania
Konferencje
Aktualny numer kwartalnika MAM
Najnowsza książka Wydawnictwa PAK
Nowe książki Wydawnictwa PAK

 

Artykuł
MAM 2015 nr 07, s. 333-336
100 Gbps wireless - data link layer VHDL implementation (Ł Lopacinski, J Nolte, S Buechner, M Brzozowski, R Kraemer)
100 Gbps wireless - data link layer VHDL implementation
Abstract (EN)
In this paper, we describe implementation and hardware used for a wireless 100 Gbps data link layer demonstrator. So fast stream processing requires a highly parallelized approach. The timing requirements of the 100 Gbps networks are so demanding that there is no chance to deal with this task as a single stream in a field programmable gate array (FPGA). Due to this reason, we introduce and validate one of possible architectures that can solve the task. The 100 Gbps implementation is explained in detail, and the most important parameters of the FPGA design are mentioned.
Aktualności branżowe
Sklep internetowy
Czasopismo
Książki
Artykuły
Regulamin sklepu
kategorie
Koszyk
Zobacz [0]
Moje konto
Rejestracja
Wyszukiwanie produktów
Szukaj w sklepie
Zaloguj
Przypomnij hasło
Newsletter (Subskrypcja)
Niepewność wyników pomiarów
 
 
Wortal branżowy:
© netkoncept.com
Na górę strony.
Ostatnia modyfikacja: 08-10-2019 08:02:11